Développeur FPGA H/F

Description de l'offre

Job Description Summary

Rattaché(e) au responsable principal des logiciels embarqués, la développeuse(eur) aura la charge de concevoir et de développer des applications RTL, ainsi que des bancs tests sur des cibles SoC FPGA, pour des applications de logiciels embarqués multitâches temps réel critiques pour des solutions de protection et contrôle participant à la gestion de sous-stations électrique haute tension.

Job Description

·
Responsabilités essentielles :

· Développer de nouvelles fonctions en VHDL, C/CPP (génération de code RTL High Level Synthesis HLS ) pour du design RTL sur FPGA.
· Développer/enrichir des bancs de test pour FPGA en VHDL/Verilog, Python et C Matlab.
· Exploiter et consolider les réalisations FIL « Fpga In the Loop » sur Matlab/Simulink sur notre cible FPGA.
· Porter le FIL sur une nouvelle cible de chez Xilinx.
· Développer de nouveaux bancs de test par l’utilisation de comtrades.
· Développement de drivers bas niveaux en C dans un environnement de test FPGA.
· Réalisation de fonctionnalités pour de l’accélération matériel basée sur des outils Run-Time FPGA de chez Xilinx ( XRT ).
· Edition de contraintes de timings FPGA et analyses de ces timings.
· Connaissances indispensables dans le domaine du traitement du signal pour l’étude et la réalisation de filtrage type FIR sur FPGA, ainsi que l’analyse spectrale associée.
· Réalisation de FIR multi-cadence sur FPGA en VHDL et en C sur des environnements de codes générés.
· Développement/test de fonctionnalités type interpolation/décimation polynomiales et Fourier pour des systèmes multi-cadence.
· Analyser les exigences et les solutions techniques et applicatives.
· Respecter l'architecture définie des fonctions et des solutions techniques pour atteindre les objectifs.
· Rédiger et réviser des documents de conception et de tests détaillés pour les fonctionnalités/modifications logicielles et FPGA mises en œuvre.
· Estimer la charge de travail du nouveau développement (conception/développement/tests unitaires)
· Réaliser ou participer à une revue par ses pairs de la conception et du code.
· Maintenir les applications FPGA temps réel existantes.
· Démontrer la maitrise du livrable en maintenant une qualité élevée grâce à réalisation de bancs de test compatibles avec ceux de l’équipe de test et des suivis avec l'équipe de test également.
· Travailler avec l'équipe de R&D locale et internationale.
· Suivre les processus et les méthodologies du développement Agile du cycle de vie des logiciels (SAFE Framework et environnement JIRA/Confluence)
· Participer à des discussions techniques et à des sessions de brainstorming sur la conception logicielle.

Education et experience :

· Master ou diplôme d'ingénieur en logiciel embarqué, génie électrique
· Minimum de 1 ans d'expérience dans le domaine de systèmes embarqués FPGA.
· Sensibilisé/intéressé dans le domaine des SoC FPGA pour des systèmes embarqués temps réel avec des systèmes d'exploitation tels que Linux et VxWorks.
· Débutants acceptés en VHDL pour de la synthèse FPGA et accessoirement en Verilog pour du test.
· Connaissances minimales requises dans les théories du signal et dans la manipulation des types de mots binaires dans un environnement SoC FPGA.
· Compétences minimales requises en C, CPP dans un environnement de test ou de code généré pour FPGA.
· Compétences minimales requises en Python dans un environnement de test pour FPGA.
· Connaissances minimales requises dans les outils Matlab/Simulink.
· Être sensibilisé avec des applications temps réel.
· Compétences interpersonnelles et analytiques.
· Capacité à travailler dans un fort esprit de collaboration, à faire preuve de transparence et à travailler dans un contexte changeant et en mettant l'accent sur le client.
· Français et anglais: Courant

Expérience désirée :

· Une connaissance dans des environnements de travail sur FPGA sera un atout.
· Une expérience minimale dans les environnements Linux dits temps réel et ligne de commandes sera un fort atout également.

Additional Information

Relocation Assistance Provided: No